Full Custom ASIC Design Secrets for Bitcoin och Kryptovalutamining

\nTan Shuai
tanshuai@btc.com
tanshuai.com

---

Sammanfattning

I den konkurrensutsatta världen av kryptovalutamining är energieffektivitet, hashrate-prestanda och tillförlitlighet av största vikt. Denna artikel dyker ner i toppklassens full custom ASIC (Application-Specific Integrated Circuit)-design, avslöjar branschhemligheter och expertmetoder som driver högpresterande Bitcoin- och kryptovalutamining. Skriven av en teknisk expert från ett av de ledande ASIC-minerföretagen, utnyttjar denna artikel avancerade designtekniker, noggrann fysisk layout och omfattande verifieringsprocesser för att visa på de exceptionella kapaciteterna hos full custom ASICs för att maximera miningeffektivitet och lönsamhet.

Inledning

Utvecklingen av kryptovalutamining, särskilt Bitcoin-mining, har sett en förskjutning från att använda allmänna processorer, FPGAs och GPUs till specialiserade ASICs. Dessa ASICs erbjuder oöverträffad prestanda och energieffektivitet. Full custom ASIC-design representerar kulmen av denna utveckling, vilket möjliggör skräddarsydda lösningar som uppfyller de specifika kraven för miningverksamhet.

Mycket av den befintliga litteraturen om ASIC-design för kryptovalutamining kommer från akademin eller icke-miningföretag, vilket ofta saknar verklig tillämplighet. Hittills har endast ett fåtal företag, främst kinesiska (t.ex. MicroBT, Bitmain), framgångsrikt utvecklat marknadsförbara Bitcoin-mining ASICs. Denna artikel syftar till att fylla detta gap genom att tillhandahålla insikter dragna från faktisk branschpraxis, och erbjuda ett perspektiv grundat i verkligheten av miningsektorn.

Som en professionell med över tio års erfarenhet inom teknikindustrin har författaren till denna artikel utvecklat världens främsta Bitcoin ASIC Miner (WhatsMiner), LTC/DOGE och ETH Miners, och spelat en nyckelroll i företag som MicroBT, BTC.COM och andra publika fablesses. Han har innehaft nyckelpositioner i företag noterade på NASDAQ, HKSE och NYSE. Med omfattande erfarenhet av att etablera partnerskap med TSMC, Texas Instruments, ARM och Intel, tillför han en rikedom av kunskap och praktisk expertis till området för custom ASIC-design för Bitcoin och kryptovalutamining.

Metodik och Designflöde

Designfilosofi

Vår ansats till full custom ASIC-design drivs av ett fokus på att maximera PPA (Power, Performance, and Area), särskilt under lågspänningsdriftsförhållanden. Denna sektion kommer att beskriva vår designfilosofi och metodik:

1. Pipeline-arkitektur: Utnyttjande av de inneboende fördelarna med pipeline-strukturer för miningalgoritmer, kännetecknade av register och kombinationslogiksteg. Genom att använda en pipeline-arkitektur kan vi effektivt hantera de högfrekventa operationer som krävs för kryptovalutamining.
2. Manuell Netlist och Placering: Detaljerad skriptning för netlist-skapande och manuell cellplacering för att optimera kritiska vägar. Detta möjliggör exakt kontroll över timing och minskar parasitära effekter.
3. Anpassade Cellbibliotek: Utveckling av specialiserade celler med optimerade transistorräknare och dynamiska strömbesparingsfunktioner. Anpassade celler är designade för att fungera vid lägsta möjliga spänningar, vilket säkerställer minimal strömförbrukning.

Uppnå fördelar med PPA

Detaljerade strategier för att uppnå fördelar med PPA genom skräddarsydd design:

1. Skräddarsydd registerdesign: Använda flerbitsregister och latch-baserade designer för att minska klockeffekt och förbättra timing-borrowing. Flerbitsregister minskar klockträdets strömförbrukning och minskar den totala arean.
2. Manuell placering: Minska ledningslängden och balansera uppställnings- och hålltider för att förbättra den totala prestandan. Manuell placering ger bättre kontroll över fördröjningar och överhörning i sammankopplingar, vilket förbättrar signalintegritet och minskar strömförbrukningen.
3. Optimerad celldesign: Anpassade celler är designade för att fungera vid lägre spänningar, vilket minimerar dynamisk strömförbrukning och maximerar effektiviteten. Genom att anpassa celldesignerna till de specifika behoven hos gruvalgoritmerna kan vi uppnå betydande förbättringar i prestanda.

Tillförlitlighet vid låg spänning

Säkerställa tillförlitligheten hos skräddarsydd timinglogik vid låga spänningar innebär:

1. Noggrann simulering: Kretsnivåsimuleringar för att validera skräddarsydd cellbeteende under specifika förhållanden. Verktyg som SPICE används för detaljerade elektriska simuleringar för att säkerställa att cellerna fungerar korrekt under alla PVT (Process, Voltage, Temperature) förhållanden.
2. Konsekvens i placering: Manuell placering för att säkerställa enhetlighet och minska variabilitet. Genom att kontrollera den fysiska layouten kan vi minimera inverkan av processvariationer och säkerställa konsekvent prestanda.
3. Exakt PVT-kalibrering: Verifiering mot process-, spännings- och temperaturvariationer. Omfattande testning och kalibrering utförs för att säkerställa designens robusthet under olika driftförhållanden.

Fallstudier och resultat

Presentera verkliga data och fallstudier från fulla mask tape-outs:

Projekt	Processnod	Spänning/Strömeffektivitet	Algoritm
SC	TSMC 28nm	0,45V, 257J/T	Blake2b
DCR	TSMC 28nm	0,45V, 150J/T	Blake256
DASH	TSMC 16nm	0,38V, 6,2J/G	X11
BTC	TSMC 16nm	0,38V, 65J/T	SHA-256d
BTC	TSMC 7nm	0,30V, 37J/T	SHA-256d
BTC	Samsung 8nm	0,31V, 45J/T	SHA-256d
BTC	SMIC N+1	0,30V, 35J/T	SHA-256d

Dessa resultat visar på de betydande förbättringar i effektivitet och prestanda som kan uppnås genom vår skräddarsydda designmetod.

Integration och verifiering

Blandcells signoff

• Integration av skräddarsydda celler: Skräddarsydda celler integreras med standardceller från TSMC och andra foundries för att säkerställa kompatibilitet och prestanda. Skräddarsydda celler karaktäriseras och valideras för att matcha standardcellbibliotekens krav, vilket möjliggör sömlös integration.
• Signoff-strategier: Strategier för att säkerställa sömlös kompatibilitet och prestanda inkluderar detaljerade DRC (Design Rule Check) och LVS (Layout Versus Schematic) kontroller, samt tids- och strömanalys med hjälp av industristandard EDA (Electronic Design Automation) verktyg.

Digital och Analog Samdesign

• Tekniker för Integration: Att integrera digitala och analoga komponenter för att optimera den totala chipprestandan. Tekniker som mixed-signal-verifiering och co-simulering används för att säkerställa korrekt integration och funktionalitet.
• Verifieringsmetoder: Metoder för att säkerställa robusthet under olika driftsförhållanden inkluderar hörnanalyser, Monte Carlo-simuleringar och tillförlitlighetsverifiering för att adressera åldrande och elektromigration.

Slutsats

Full anpassad ASIC-design erbjuder betydande fördelar för Bitcoin- och kryptovalutautvinning, med enastående prestanda, energieffektivitet och tillförlitlighet. Genom att avslöja hemligheterna bakom förstklassig anpassad ASIC-design, belyser detta papper de metoder och innovationer som skiljer industriledarna åt. Allteftersom kryptovalutautvinning fortsätter att utvecklas, kommer anpassade ASIC:er att spela en avgörande roll i att driva nästa generation av högpresterande och energieffektiv utvinningshårdvara.

PDF-version av dokumentet