Hemmeligheter for Full Custom ASIC Design for Bitcoin- og Kryptovalutautvinning

Tan Shuai
tanshuai@btc.com
tanshuai.com

---

Sammendrag

I den konkurransepregede verdenen av kryptovalutagruvedrift er energieffektivitet, hashrate-ytelse og pålitelighet avgjørende. Dette papiret utforsker førsteklasses full custom ASIC (Application-Specific Integrated Circuit) design, og avslører bransjehemmeligheter og ekspertmetodologier som driver høyytelses Bitcoin- og kryptovalutagruvedrift. Skrevet av en teknologiekspert fra et av de ledende ASIC-gruveselskapene, benytter dette papiret avanserte designteknikker, nøye fysisk layout og omfattende verifikasjonsprosesser for å vise frem de eksepsjonelle evnene til full custom ASICs i å maksimere gruvedriftseffektivitet og lønnsomhet.

Innledning

Evolusjonen av kryptovalutagruvedrift, spesielt Bitcoin-gruvedrift, har sett en overgang fra bruk av generelle CPUer, FPGAer og GPUer til spesialiserte ASICer. Disse ASICene tilbyr enestående ytelse og energieffektivitet. Full custom ASIC-design representerer toppen av denne utviklingen, og muliggjør skreddersydde løsninger som oppfyller de spesifikke kravene til gruvedriftoperasjoner.

Mye av den eksisterende litteraturen om ASIC-design for kryptovalutagruvedrift kommer fra akademia eller ikke-gruvedriftbedrifter, som ofte mangler praktisk anvendbarhet. Til dags dato har kun et fåtall selskaper, hovedsakelig kinesiske (f.eks. MicroBT, Bitmain), lykkes med å utvikle markedsførbare Bitcoin-gruvedrift-ASICer. Dette papiret søker å fylle dette gapet ved å gi innsikt hentet fra faktisk bransjepraksis, og tilby et perspektiv forankret i virkeligheten i gruvedriftssektoren.

Som en profesjonell med over ti års erfaring i teknologibransjen, har forfatteren av dette papiret utviklet verdens beste Bitcoin ASIC Miner (WhatsMiner), LTC/DOGE og ETH Miners, og spilt en nøkkelrolle i selskaper som MicroBT, BTC.COM og andre offentlige fablesses. Han har hatt nøkkelposisjoner i selskaper notert på NASDAQ, HKSE og NYSE. Med omfattende erfaring i å etablere partnerskap med TSMC, Texas Instruments, ARM og Intel, bringer han en mengde kunnskap og praktisk ekspertise til feltet for custom ASIC-design for Bitcoin- og kryptovalutagruvedrift.

Metodikk og Designflyt

Designfilosofi

Vår tilnærming til full custom ASIC-design er drevet av et fokus på å maksimere PPA (Power, Performance, and Area), spesielt under lavspenningsdriftsforhold. Denne seksjonen vil beskrive vår designfilosofi og metodikk:

1. Pipeline-arkitektur: Utnytte de iboende fordelene med pipeline-strukturer for gruvedriftalgoritmer, preget av registre og kombinasjonslogiske stadier. Ved å bruke en pipeline-arkitektur kan vi effektivt håndtere høyfrekvente operasjoner som kreves for kryptovalutagruvedrift.
2. Manuell Netlist og Plassering: Detaljert skripting for netlist-opprettelse og manuell celleplassering for å optimalisere kritiske baner. Dette tillater presis kontroll over timing og reduserer parasittiske effekter.
3. Custom Cellebiblioteker: Utvikling av spesialiserte celler med optimaliserte transistortall og dynamiske strømsparingsfunksjoner. Tilpassede celler er designet for å operere på lavest mulig spenninger, og sikrer minimalt strømforbruk.

Oppnå PPA-fordeler

Detaljerte strategier for å oppnå PPA-fordeler gjennom tilpasset design:

1. Tilpasset registerdesign: Bruk av multi-bit registre og låsbaserte design for å redusere klokkestrøm og forbedre timing. Multi-bit registre minimerer strømforbruket i klokketreet og reduserer det totale området.
2. Manuell plassering: Redusering av ledningslengde og balansering av oppsett- og holdetider for å forbedre total ytelse. Manuell plassering gir bedre kontroll over forsinkelser i forbindelser og krysssnakk, forbedrer signalintegritet og reduserer strømforbruk.
3. Optimalisert celledesign: Tilpassede celler er designet for å operere ved lavere spenninger, minimere dynamisk strømforbruk og maksimere effektivitet. Ved å skreddersy celledesignene til de spesifikke behovene til gruvealgoritmene, kan vi oppnå betydelige forbedringer i ytelse.

Pålitelighet ved lav spenning

Sikring av påliteligheten til tilpasset timinglogikk ved lave spenninger innebærer:

1. Nøyaktig simulering: Kretsnivåsimuleringer for å validere oppførselen til tilpassede celler under spesifikke forhold. Verktøy som SPICE brukes for detaljerte elektriske simuleringer for å sikre at cellene fungerer korrekt under alle PVT (Prosess, Spenning, Temperatur) hjørner.
2. Konsistens i plassering: Manuell plassering for å sikre ensartethet og redusere variabilitet. Ved å kontrollere den fysiske layouten, kan vi minimere påvirkningen av prosessvariasjoner og sikre konsistent ytelse.
3. Presis PVT-kalibrering: Verifikasjon mot prosess-, spenning- og temperaturvariasjoner. Omfattende testing og kalibrering utføres for å sikre designets robusthet under forskjellige driftsforhold.

Case-studier og resultater

Presentasjon av data fra virkeligheten og case-studier fra full masketape-outs:

Prosjekt	Prosessnode	Spenning/Strømeffektivitet	Algoritme
SC	TSMC 28nm	0.45V, 257J/T	Blake2b
DCR	TSMC 28nm	0.45V, 150J/T	Blake256
DASH	TSMC 16nm	0.38V, 6.2J/G	X11
BTC	TSMC 16nm	0.38V, 65J/T	SHA-256d
BTC	TSMC 7nm	0.30V, 37J/T	SHA-256d
BTC	Samsung 8nm	0.31V, 45J/T	SHA-256d
BTC	SMIC N+1	0.30V, 35J/T	SHA-256d

Disse resultatene viser de betydelige gevinstene i effektivitet og ytelse som kan oppnås gjennom vår tilpassede designmetode.

Integrasjon og verifikasjon

Signering av blandede celler

• Integrasjon av tilpassede celler: Tilpassede celler integreres med standardceller fra TSMC og andre støperier, noe som sikrer kompatibilitet og ytelse. Tilpassede celler karakteriseres og valideres for å matche kravene i standardcellebiblioteket, slik at de sømløst kan integreres.
• Signeringsstrategier: Strategier for å sikre sømløs kompatibilitet og ytelse inkluderer detaljerte DRC (Design Rule Check) og LVS (Layout Versus Schematic) sjekker, samt timing- og strømforbrukanalyse ved hjelp av industristandard EDA (Electronic Design Automation) verktøy.

Digital og Analog Samdesign

• Teknikker for Integrasjon: Integrere digitale og analoge komponenter for å optimalisere den totale ytelsen til brikken. Teknikker som blandet-signal verifikasjon og sam-simulering brukes for å sikre riktig integrasjon og funksjonalitet.
• Verifikasjonsmetodologier: Metodologier for å sikre robusthet under forskjellige driftsforhold inkluderer hjørneanalyse, Monte Carlo-simuleringer og pålitelighetsverifikasjon for å adressere aldring og elektromigrasjon.

Konklusjon

Fulltilpasset ASIC-design tilbyr betydelige fordeler for Bitcoin og kryptovalutamining, med uovertruffen ytelse, energieffektivitet og pålitelighet. Ved å avdekke hemmelighetene til toppnivå fulltilpasset ASIC-design, fremhever dette dokumentet metodologiene og innovasjonene som skiller bransjeledere fra andre. Etter hvert som kryptovalutamining fortsetter å utvikle seg, vil tilpassede ASIC-er spille en avgjørende rolle i å drive neste generasjon av høyeffektiv, høytytende gruveutstyr.

PDF-versjon av dokumentet