Geheime Ontwerpen van Volledig Aangepaste ASIC's voor Bitcoin- en Cryptovaluta-mijnbouw

\nTan Shuai
tanshuai@btc.com
tanshuai.com

---

Samenvatting

In de competitieve wereld van cryptocurrency mining zijn energie-efficiëntie, hashrate-prestaties en betrouwbaarheid van het grootste belang. Dit document verdiept zich in het topsegment van full custom ASIC (Application-Specific Integrated Circuit) ontwerp, onthult industriële geheimen en expertmethodologieën die zorgen voor hoogpresterende Bitcoin en cryptocurrency mining. Geschreven door een tech-expert van een van de topbedrijven in ASIC miners, maakt dit document gebruik van geavanceerde ontwerpmethoden, zorgvuldige fysieke lay-out en uitgebreide verificatieprocessen om de uitzonderlijke capaciteiten van full custom ASICs te tonen in het maximaliseren van mining efficiëntie en winstgevendheid.

Inleiding

De evolutie van cryptocurrency mining, met name Bitcoin mining, heeft een verschuiving gezien van het gebruik van algemene CPU's, FPGA's en GPU's naar gespecialiseerde ASIC's. Deze ASIC's bieden ongeëvenaarde prestaties en energie-efficiëntie. Full custom ASIC-ontwerp vertegenwoordigt het hoogtepunt van deze evolutie, waardoor op maat gemaakte oplossingen mogelijk zijn die voldoen aan de specifieke eisen van mining operaties.

Veel van de bestaande literatuur over ASIC-ontwerp voor cryptocurrency mining komt uit de academische wereld of niet-mining bedrijven, die vaak een gebrek aan praktische toepasbaarheid vertonen. Tot op heden zijn slechts een handvol bedrijven, voornamelijk Chinese (bijvoorbeeld MicroBT, Bitmain), erin geslaagd om commercieel levensvatbare Bitcoin mining ASIC's te ontwikkelen. Dit document streeft ernaar die leemte op te vullen door inzichten te bieden die zijn getrokken uit de praktijk, en een perspectief te bieden dat is geworteld in de realiteit van de miningsector.

Als een professional met meer dan tien jaar ervaring in de tech-industrie, heeft de auteur van dit document de wereld's beste Bitcoin ASIC Miner (WhatsMiner), LTC/DOGE en ETH Miners ontwikkeld en een sleutelrol gespeeld in bedrijven zoals MicroBT, BTC.COM en andere publieke fablesses. Hij heeft sleutelposities bekleed in bedrijven genoteerd aan NASDAQ, HKSE en NYSE. Met uitgebreide ervaring in het aangaan van partnerschappen met TSMC, Texas Instruments, ARM en Intel, brengt hij een schat aan kennis en praktische expertise mee naar het gebied van custom ASIC-ontwerp voor Bitcoin en cryptocurrency mining.

Methodologie en Ontwerpstroom

Ontwerpfilosofie

Onze benadering van full custom ASIC-ontwerp wordt gedreven door een focus op het maximaliseren van PPA (Power, Performance, and Area), vooral onder laagspanningsomstandigheden. Dit gedeelte beschrijft onze ontwerpfilosofie en methodologie:

1. Pipeline Architectuur: Gebruik makend van de inherente voordelen van pipeline-structuren voor mining-algoritmen, gekenmerkt door registers en combinatorische logica-stadia. Door gebruik te maken van een pipeline-architectuur kunnen we efficiënt omgaan met de hoogfrequente bewerkingen die nodig zijn voor cryptocurrency mining.
2. Handmatige Netlist en Plaatsing: Gedetailleerd scripten voor netlist-creatie en handmatige celplaatsing om kritieke paden te optimaliseren. Dit stelt ons in staat om de timing nauwkeurig te beheersen en parasitaire effecten te verminderen.
3. Aangepaste Cell Libraries: Ontwikkelen van gespecialiseerde cellen met geoptimaliseerde transistor-aantallen en dynamische energiebesparingsfuncties. Aangepaste cellen zijn ontworpen om te werken bij de laagst mogelijke spanningen, wat zorgt voor minimaal energieverbruik.

Het Behalen van PPA-voordelen

Gedetailleerde strategieën voor het behalen van PPA-voordelen door middel van maatwerkontwerp:

1. Aangepast Registerontwerp: Het gebruik van multi-bit registers en latch-gebaseerde ontwerpen om klokvermogen te verminderen en timing-borrowing te verbeteren. Multi-bit registers minimaliseren het stroomverbruik van de klokboom en verminderen de totale oppervlakte.
2. Handmatige Plaatsing: Het verkorten van de draadlengte en het balanceren van setup- en hold-tijden om de algehele prestaties te verbeteren. Handmatige plaatsing biedt betere controle over interconnectvertragingen en overspraak, wat de signaalintegriteit verbetert en het stroomverbruik vermindert.
3. Geoptimaliseerd Celontwerp: Maatwerkcellen zijn ontworpen om bij lagere spanningen te werken, waardoor dynamisch stroomverbruik wordt geminimaliseerd en efficiëntie wordt gemaximaliseerd. Door de celontwerpen af te stemmen op de specifieke behoeften van de mijnalgoritmen, kunnen we aanzienlijke prestatieverbeteringen bereiken.

Betrouwbaarheid bij Lage Spanning

Het waarborgen van de betrouwbaarheid van maatwerk-timinglogica bij lage spanningen omvat:

1. Nauwkeurige Simulatie: Circuitniveau-simulaties om het gedrag van maatwerkcellen onder specifieke omstandigheden te valideren. Hulpmiddelen zoals SPICE worden gebruikt voor gedetailleerde elektrische simulaties om ervoor te zorgen dat de cellen correct werken onder alle PVT (Process, Voltage, Temperature) hoeken.
2. Consistentie in Plaatsing: Handmatige plaatsing om uniformiteit en verminderde variabiliteit te waarborgen. Door de fysieke lay-out te beheersen, kunnen we de impact van procesvariaties minimaliseren en consistente prestaties garanderen.
3. Precieze PVT-calibratie: Verificatie tegen proces-, voltage- en temperatuurvariaties. Uitgebreide tests en calibratie worden uitgevoerd om de robuustheid van het ontwerp te waarborgen bij verschillende bedrijfsomstandigheden.

Case Studies en Resultaten

Presentatie van gegevens uit de praktijk en casestudy's van volledige maskertape-outs:

Project	Process Node	Voltage/Stroomefficiëntie	Algoritme
SC	TSMC 28nm	0.45V, 257J/T	Blake2b
DCR	TSMC 28nm	0.45V, 150J/T	Blake256
DASH	TSMC 16nm	0.38V, 6.2J/G	X11
BTC	TSMC 16nm	0.38V, 65J/T	SHA-256d
BTC	TSMC 7nm	0.30V, 37J/T	SHA-256d
BTC	Samsung 8nm	0.31V, 45J/T	SHA-256d
BTC	SMIC N+1	0.30V, 35J/T	SHA-256d

Deze resultaten tonen de aanzienlijke winsten in efficiëntie en prestaties die mogelijk zijn door ons maatwerkontwerp.

Integratie en Verificatie

Mixed-Cell Signoff

• Integratie van Maatwerkcellen: Maatwerkcellen worden geïntegreerd met standaardcellen van TSMC en andere foundries, om compatibiliteit en prestaties te waarborgen. Maatwerkcellen worden gekarakteriseerd en gevalideerd om aan de eisen van de standaardcellenbibliotheek te voldoen, waardoor naadloze integratie mogelijk is.
• Signoff-strategieën: Strategieën om naadloze compatibiliteit en prestaties te waarborgen omvatten gedetailleerde DRC (Design Rule Check) en LVS (Layout Versus Schematic) controles, evenals timing- en vermogensanalyse met behulp van industriestandaard EDA (Electronic Design Automation) tools.

Digitaal en Analoog Co-Design

• Technieken voor Integratie: Het integreren van digitale en analoge componenten om de algehele chipprestaties te optimaliseren. Technieken zoals gemengde-signaal verificatie en co-simulatie worden gebruikt om een goede integratie en functionaliteit te waarborgen.
• Verificatiemethodologieën: Methodologieën om robuustheid te garanderen onder verschillende operationele omstandigheden omvatten hoekanalyse, Monte Carlo-simulaties en betrouwbaarheidsverificatie om veroudering en elektromigratie aan te pakken.

Conclusie

Volledig aangepaste ASIC-ontwerpen bieden aanzienlijke voordelen voor Bitcoin- en cryptocurrency-mining, met ongeëvenaarde prestaties, energie-efficiëntie en betrouwbaarheid. Door de geheimen van topniveau aangepaste ASIC-ontwerpen te onthullen, belicht dit document de methodologieën en innovaties die de industrie koplopers onderscheiden. Naarmate cryptocurrency-mining blijft evolueren, zullen aangepaste ASIC's een cruciale rol spelen bij het aandrijven van de volgende generatie van energie-efficiënte, hoogpresterende mining hardware.

PDF-versie van het document