비트코인 및 암호화폐 채굴을 위한 풀 커스텀 ASIC 설계 비밀
탄 슈아이
tanshuai@btc.com
tanshuai.com
초록
암호화폐 채굴의 경쟁적인 세계에서 전력 효율성, 해시레이트 성능 및 신뢰성은 매우 중요합니다. 이 논문은 최고급 풀 커스텀 ASIC(응용 맞춤형 집적 회로) 설계에 대해 다루며, 고성능 비트코인 및 암호화폐 채굴을 가능하게 하는 업계 비밀과 전문가 방법론을 공개합니다. 주요 ASIC 채굴기 회사의 기술 전문가가 작성한 이 논문은 고급 설계 기술, 세심한 물리적 배치 및 종합적인 검증 과정을 활용하여 풀 커스텀 ASIC의 탁월한 능력을 보여주고, 채굴 효율성과 수익성을 극대화합니다.
소개
암호화폐 채굴, 특히 비트코인 채굴의 진화는 범용 CPU, FPGA 및 GPU에서 특화된 ASIC으로의 변화를 목격했습니다. 이러한 ASIC은 뛰어난 성능과 에너지 효율성을 제공합니다. 풀 커스텀 ASIC 설계는 이러한 진화의 정점을 나타내며, 채굴 작업의 특정 요구를 충족시키는 맞춤형 솔루션을 가능하게 합니다.
기존의 암호화폐 채굴용 ASIC 설계에 관한 문헌 대부분은 학계나 비채굴 기업에서 나왔으며, 종종 실질적인 적용 가능성이 부족합니다. 현재까지 시장성 있는 비트코인 채굴용 ASIC을 성공적으로 개발한 회사는 대부분 중국 기업(e.g., MicroBT, Bitmain)입니다. 이 논문은 실제 업계 실무에서 얻은 통찰력을 제공함으로써 그 간극을 메우고, 채굴 부문의 현실에 기반한 관점을 제시하고자 합니다.
이 논문의 저자는 기술 업계에서 10년 이상의 경력을 가지고 있으며, 세계 최고의 비트코인 ASIC 채굴기(WhatsMiner), LTC/DOGE 및 ETH 채굴기를 개발하고, MicroBT, BTC.COM 및 기타 상장 무팹리스 회사에서 중요한 역할을 수행했습니다. 저자는 나스닥, 홍콩 증권거래소, 뉴욕 증권거래소에 상장된 회사에서 핵심 직책을 역임했으며, TSMC, 텍사스 인스트루먼트, ARM 및 인텔과의 파트너십을 구축한 광범위한 경험을 가지고 있습니다. 그는 비트코인 및 암호화폐 채굴을 위한 맞춤형 ASIC 설계 분야에 풍부한 지식과 실질적인 전문 지식을 제공합니다.
방법론 및 설계 흐름
설계 철학
우리의 풀 커스텀 ASIC 설계 접근 방식은 특히 저전압 동작 조건에서 PPA(전력, 성능 및 면적) 극대화에 중점을 둡니다. 이 섹션에서는 우리의 설계 철학과 방법론을 설명합니다:
- 파이프라인 아키텍처: 레지스터와 조합 논리 단계가 특징인 파이프라인 구조의 채굴 알고리즘의 고유한 이점을 활용합니다. 파이프라인 아키텍처를 사용함으로써 암호화폐 채굴에 필요한 고주파 작업을 효율적으로 처리할 수 있습니다.
- 수동 넷리스트 및 배치: 넷리스트 작성 및 주요 경로 최적화를 위한 수동 셀 배치에 대한 자세한 스크립팅을 통해 타이밍에 대한 정밀한 제어가 가능하며 기생 효과를 줄일 수 있습니다.
- 맞춤형 셀 라이브러리: 최적화된 트랜지스터 수와 동적 전력 절약 기능을 갖춘 특수 셀을 개발합니다. 맞춤형 셀은 가능한 최저 전압에서 작동하도록 설계되어 최소한의 전력 소비를 보장합니다.
PPA 혜택 달성
커스텀 설계를 통한 PPA 혜택 달성을 위한 상세 전략:
- 커스텀 레지스터 설계: 멀티비트 레지스터와 래치 기반 설계를 활용하여 클럭 전력을 줄이고 타이밍 차입을 개선합니다. 멀티비트 레지스터는 클럭 트리의 전력 소비를 최소화하고 전체 면적을 줄입니다.
- 수동 배치: 와이어 길이를 줄이고 설정 및 유지 시간을 균형 있게 하여 전체 성능을 향상시킵니다. 수동 배치는 상호 연결 지연과 교차 간섭을 더 잘 제어하여 신호 무결성을 개선하고 전력 소비를 줄입니다.
- 최적화된 셀 설계: 커스텀 셀은 낮은 전압에서 작동하도록 설계되어 동적 전력 소비를 최소화하고 효율성을 극대화합니다. 셀 설계를 채굴 알고리즘의 특정 요구 사항에 맞게 조정함으로써 성능을 크게 향상시킬 수 있습니다.
저전압에서의 신뢰성
저전압에서 커스텀 설계 타이밍 로직의 신뢰성을 보장하기 위해서는:
- 정확한 시뮬레이션: 특정 조건에서 커스텀 셀의 동작을 검증하기 위한 회로 수준 시뮬레이션. SPICE와 같은 도구를 사용하여 세부적인 전기적 시뮬레이션을 수행하여 셀이 모든 PVT(프로세스, 전압, 온도) 조건에서 올바르게 작동하도록 합니다.
- 배치 일관성: 변동성을 줄이고 균일성을 보장하기 위한 수동 배치. 물리적 레이아웃을 제어하여 프로세스 변동의 영향을 최소화하고 일관된 성능을 보장합니다.
- 정확한 PVT 보정: 프로세스, 전압 및 온도 변동에 대한 검증. 다양한 운영 조건에서 설계의 견고성을 보장하기 위해 광범위한 테스트와 보정을 수행합니다.
사례 연구 및 결과
풀 마스크 테이프 아웃의 실제 데이터와 사례 연구를 제시합니다:
| 프로젝트 | 프로세스 노드 | 전압/전력 효율 | 알고리즘 |
|---|---|---|---|
| SC | TSMC 28nm | 0.45V, 257J/T | Blake2b |
| DCR | TSMC 28nm | 0.45V, 150J/T | Blake256 |
| DASH | TSMC 16nm | 0.38V, 6.2J/G | X11 |
| BTC | TSMC 16nm | 0.38V, 65J/T | SHA-256d |
| BTC | TSMC 7nm | 0.30V, 37J/T | SHA-256d |
| BTC | Samsung 8nm | 0.31V, 45J/T | SHA-256d |
| BTC | SMIC N+1 | 0.30V, 35J/T | SHA-256d |
이 결과는 커스텀 설계 접근 방식을 통해 달성할 수 있는 상당한 효율성과 성능 향상을 보여줍니다.
통합 및 검증
혼합 셀 서명
- 커스텀 셀 통합: 커스텀 셀은 TSMC 및 기타 파운드리의 표준 셀과 통합되어 호환성과 성능을 보장합니다. 커스텀 셀은 표준 셀 라이브러리 요구 사항에 맞추어 특성화되고 검증되어 원활한 통합이 가능합니다.
- 서명 전략: 원활한 호환성과 성능을 보장하기 위한 전략에는 상세한 DRC(설계 규칙 검사) 및 LVS(레이아웃 대 회로도) 검사, 산업 표준 EDA(전자 설계 자동화) 도구를 사용한 타이밍 및 전력 분석이 포함됩니다.
디지털 및 아날로그 공동 설계
- 통합 기술: 전체 칩 성능을 최적화하기 위해 디지털 및 아날로그 구성 요소를 통합하는 기술. 혼합 신호 검증 및 공동 시뮬레이션과 같은 기술이 적절한 통합과 기능을 보장하기 위해 사용됩니다.
- 검증 방법론: 다양한 운영 조건에서 견고성을 보장하기 위한 방법론으로는 코너 분석, 몬테카를로 시뮬레이션, 노화 및 전자 이동성을 해결하기 위한 신뢰성 검증이 포함됩니다.
결론
풀 커스텀 ASIC 설계는 비트코인 및 암호화폐 채굴에 대해 상당한 이점을 제공하며, 탁월한 성능, 전력 효율성 및 신뢰성을 제공합니다. 최상급 커스텀 ASIC 설계의 비밀을 공개함으로써, 이 논문은 업계 선두주자들을 차별화시키는 방법론과 혁신을 강조합니다. 암호화폐 채굴이 계속 진화함에 따라, 커스텀 ASIC은 고효율, 고성능 채굴 하드웨어의 차세대를 이끄는 데 중요한 역할을 할 것입니다.